Allegro Design ing

发布于2020-02-06 18:34    文章来源:未知

企业级复杂原理图解决方案

Allegro Design ing在“基础+选项”配置中提供了一个可扩展的解决方案,可适应您不断变化的需求。Allegro Design ing(BASE)提供了一个健壮但易于使用的原理图创建环境,允许您为产品创建平面或层次结构的原理图。其企业级原理图编辑器与Allegro AMS模拟器、Allegro PCB Si信号无缝集成explorer和simulator,以及allegro pcb designer,为可预测的数字、模拟、射频和混合信号设计提供了一个约束驱动的pcb设计流程。多样式选项允许快速创建设计的连接,而无需符号或以图形方式连接符号上的管脚/端口。其类似电子表格的界面使得为大管脚数设备或背板设计创建设计意图比传统的基于原理图的方法快5到20倍。高速选项允许您通过层次化、可重用的电气约束集(ECSETS)将高速约束与连接性集成,从而创建真正的设计意图。这使得约束驱动的pcb实现流程能够确保从概念到制造的pcb设计周期更短、可预测和完整。

优点:

•缩短创建设计意图的时间
•支持并行的原理图和布局设计
•通过经验证的约束驱动流减少设计迭代
•支持灵活的设计重用,减少返工并防止错误
•通过驱动数字、模拟和预布局信号完整性模拟器的单一示意图消除返工
•通过可扩展的“基础+选项”配置(企业部署就绪)降低总体成本

特征

原理图编辑

Allegro Design ing通过其协作设计方法最大限度地提高工作流效率。可以在图纸或结构块级别对设计进行分区,并且可以为每个设计器分配一个或多个块或图纸。任何数量的设计师都可以同时处理同一设计的不同部分,而不会相互干扰。然后,在Allegro PCB编辑器中进行布局之前,可以组合各个设计阶段。这种并行设计方法使得Allegro Design ing对于大型设计来说非常高效。设计人员同时处理电路板布局和原理图。在Allegro Design ing或Allegro PCB编辑器中所做的更改可以定期合并和同步。
Allegro Design ing中的原理图编辑器允许您创建平面或层次设计,而无需进入“层次”或“出现”模式。它提供了一个交叉引用程序,可以使用引用对原理图进行注释,以便在绘制的原理图上轻松跟踪信号。原理图编辑器还允许您快速放置多个离散元件。例如,要放置连接到512位总线的512个电阻器,只需在总线上放置一个电阻器,并指定需要放置512个这样的元件,原理图编辑器将512位连接到512,大大减少了需要在设计中放置和显示的图形元件的数量。
Allegro Design ing的点对点布线器使在两个不同符号上连接端口变得容易,节省了创建示意图的时间。类似地,在现有网络中自动插入两个管脚元件会自动生成相关的输入和输出管脚,同时附加相关的网络名称,从而缩短创建基本原理图的时间。
无论您使用的是具有几百张图纸的平面设计,还是具有多个层次结构的层次结构设计,“全局导航”都允许您只需单击几下鼠标即可导航到设计中的任何网络或部分。“可停靠的全局查找和替换”窗口允许您在整个设计中查找和替换零件或特性。这些可以直接从Allegro PCB编辑器或Allegro PCB SI突出显示。

可自定义规则检查

Allegro Design ing使用规则检查器消除了多次设计迭代,这是一个真正全面的验证工具。它允许您执行电气和设计规则检查,以验证绘图标准和正确的特性名称、语法和值。规则检查器还包括支持下游处理、扇入和扇出错误、负载错误、电源要求和成本要求的规则。规则检查器检查逻辑设计和物理设计之间的对齐。此外,它允许您定义自定义规则,以确保符合特定于您的公司或项目的设计要求。规则检查器可用于原理图、符号和物理网络列表。它有一个用于定义规则的规则开发和调试环境,并且可以以批处理模式运行,便于在企业环境中部署。

模块化设计中的设计重用

大多数设计都是从其他设计开始,或者重用现有设计的某些部分。Allegro Design ing为您提供了多种重用选择,因此您可以选择最有效的设计方法。旧设计、块或整个设计的图纸可以重复使用,从而减少返工和错误。您可以使用导入工作表用户界面将一个或多个工作表从一个设计复制到另一个设计,或者只需在不同设计之间复制/粘贴特殊电路。可以将电气约束作为块的一部分重新使用,也可以使用电气约束集(ECSETS)。该技术还允许您创建“重用”块,并将它们放置在库中,以便在其他设计中使用,就像在组件中一样。每个块的连接、约束和布局也可以重用。同一个块可以在同一设计中多次使用,而无需重命名或复制。

FPGA设计

Allegro Design ing在解决方案中提供了一个全面的现场可编程门阵列设计。生成物理向导允许您导入Xilinx、Actel和Altera FPGas进入Allegro Design ing示意图,并自动创建驱动Allegro PCB编辑器、Allegro Design ing和数字模拟流所需的文件。Allegro Design ing还智能地管理与FPGA的接口,以便当FPGA管脚分配发生变化时,电路板原理图发生变化,但设计不会在逻辑上发生变化。

FPGA-PCB协同设计

与Allegro Design ing相结合,Allegro FPGA System Planner为FPGA-PCB协同设计提供了一个完整、可扩展的解决方案,允许您通过构造管脚分配来创建最佳正确的解决方案。基于用户指定的、基于接口的连接(设计意图)以及FPGA管脚分配规则(FPGA规则)和FPGA在PCB上的实际放置(相对放置),自动合成FPGA管脚分配。使用自动管脚分配合成,可以避免手动的易出错过程,同时缩短创建初始管脚分配的时间,该初始管脚分配用于在PCB上放置FPGA(位置感知管脚分配合成)。这种独特的位置感知管脚分配方法消除了手动方法中固有的不必要的物理设计迭代。
ing符号并创建Allegro Design ing示意图。它还与Allegro PCB编辑器集成,通过Floorplan视图使用现有的Footprint库。如果在布局过程中布局发生变化,则可以直接从Allegro PCB编辑器访问使用FPGA System Planner的管脚优化。

设计变型

通过利用Allegro Design ing中的设计变体功能,您可以在结构级别节省更多的时间和精力。设计变体功能无需创建相同基本设计的稍有不同的版本,例如,为不同的细分市场提供分级性能级别,或满足不同的区域需求。它使您能够通过为设计的组件、导线或其他元素指定备用属性集来派生单个基础设计的变体。应用于基础设计的工程变更单(ECO)会自动传播到其所有变体。

物料清单生成

Allegro Design ing为您提供对物料清单(BOM)创建的精细控制,确保明细表精确满足您的需求,并包含制造所需的所有内容。可以为基础设计或其任何变体生成BOM,在标注文件中列出非电气零件,并让Allegro Design ing将它们与原理图中的电气零件合并到BOM中。可以将示意图中的电气和非电气零件(例如,散热器和IC)关联起来,并将该关联显示在物料清单中。可以根据需要以ASCII文本、电子表格或html格式输出BOM,以优化向制造业和其他收件人的传输。

PCB编辑器集成

Allegro Design ing与Allegro PCB编辑器的集成使其成为所有希望提高生产力的设计师的首选原理图编辑器。在Allegro PCB编辑器中,前后流自动处理管脚、节和组件交换到Allegro Design ing示意图的反向注释。Allegro PCB编辑器和Allegro Design ing之间的双向交叉探测允许您通过在Allegro PCB编辑器中突出显示元件来定位原理图中的元件,反之亦然。
要在放置阶段提供帮助,可以通过在Allegro Design ing Schematic画布中选择组件来将组件放置在Allegro PCB编辑器中。也可以在Allegro PCB编辑器中的一个步骤中将所有组件放置在Allegro Design ing示意图页面上。使用设计差异,可以在向任意方向传输设计信息之前比较原理图和电路板。通过设计关联,您可以对直接添加到电路板到原理图中的端子和旁路电容器进行反向注释。这允许逻辑设计和信号完整性设计并行进行。Allegro Design ing附带的物理查看器允许您查看Allegro PCB编辑器。这有助于查看ECOs和其他文档相关问题。

零件开发

Allegro Design ing解决方案包括Part Developer,它支持创建和验证符号和零件数据。您可以从多种类型的输入数据(CSV、表格、Mentor、Synopsys、ViewDraw等)部分导入数据。开发人员可以导出Cadence中的符号。Orcad捕获和指导design architect和viewdraw格式,以启用能够服务于混合供应商pcb设计流的单个部件库创建环境。可以定义一个属性模板,其中可以预先指定属性名称、位置、颜色和大小属性。然后可以将此模板直接应用于零件,从而创建外观一致的零件。

AMS模拟

Allegro Design ing与Allegro AMS模拟器210紧密集成,用于流体模拟仿真。您可以配置示意图符号以引用spice模拟器模型,并在Allegro Design ing环境中模拟设计。您还可以在原理图和仿真环境之间进行交叉探测,以快速定位和描述设计错误。这为在windows平台上进行Allegro Design ing的客户提供了一个可靠、低成本的模拟仿真和验证解决方案。另一方面,Analog Workbench提供了一个高端的综合模拟设计环境,仅在Unix平台上与Allegro Design ing集成。

高速设计

与Allegro Constraint Manager的集成使创建设计意图变得快速而容易,它添加了物理和电气约束,使约束的通信更加可靠。将约束与原理图创建相结合,可以非常高效地捕获设计意图并将其传达给下游流程,并消除不必要的原型迭代风险。它还通过启用约束驱动的pcb设计流程来缩短pcb实现过程。
类似电子表格的系统允许您捕获设计数据库中的所有电气约束,从而无需分别传递约束和设计数据。高级功能包括从添加到设计的块中自动提取、使用和替代约束的功能。
约束管理器通过多个单独的工作表为不同类型的电气约束显示约束。它允许您以分层方式捕获、管理和验证不同的规则。Constraint Manager使您能够对信号集合的所有高速约束进行分组,以形成电气约束集(ECSET)。然后,这个ecset与组中的所有网络相关联。Constraint Manager与Allegro Design ing和物理设计工具集成在一起,使得在逻辑设计阶段轻松捕获和管理约束。在设计阶段的任何时候,都可以启动Constraint Manager来添加、查看和管理高速约束信息。由于规则被嵌入到设计中,pcb版图设计人员可以集中精力优化物理版图的尺寸、可布线性和可制造性,而软件则自动与工程师的性能要求进行通信。

射频电路设计

今天许多数字印刷电路板系统包括一些在无线电频率下工作的电路。这些模块具有特殊的设计要求,主要使用安捷伦ADS (以前的安捷伦eesof)进行设计和模拟。然而,该块需要与其他数字和模拟电路一起出现在同一块板上。为了实现这一点,Allegro Design ing和Allegro PCB编辑器提供了一个将安捷伦ADS中设计的射频块导入Cadence Board设计流程的流程。
Allegro PCB编辑器和Allegro Design ing可以通过健壮的界面自动导入ADS的物理布局和原理图。导入后,ADS设计的行为就像一个模块,其组件映射到Allegro PCB编辑器库部件。导入的模块可以锁定(防止编辑)或解锁(允许编辑)。即使锁定,模块仍允许您将其与设计的其余部分连接,并将约束指定给连接到块的嵌套。

多风格设计创作

Allegro Design ing Multi Style选项允许您使用与设计类型匹配的设计样式,从而帮助您更快地创建复杂PCB的设计意图。使用不同的范例创建同一设计的不同部分的能力,无论是单独还是作为团队的一部分,都允许您更快地捕获设计。多样式选项的核心是一个类似电子表格的界面,用于创建设计意图。适用于大管脚计数设备和背板设计,它还允许您重用原理图电源部分和模拟/射频部分中创建的现有设计子集,以便在设计中重用或集成。
“多样式”选项还允许多个设计器同时处理项目。当在逻辑和物理设计中进行编辑时,智能设计差异引擎允许团队同时比较和协调更改。多样式选项可以在整个设计周期中使用,可以利用现有的原理图符号,也可以完全不使用原理图符号。包含原理图块和使用原理图库的功能可保护您当前的库投资。多样式选项还可以理解扩展网络(xnet)、总线和差分对,并提供处理终端、上拉、下拉和去耦电容器的高级功能。它包括一个在线的DRC引擎、强大的报告和示意图生成功能,使其成为PCB和封装的完整设计解决方案。

并行团队设计

团队设计创作使多个设计工程师能够在逻辑设计定义的层次化开发中异步协作。设计可以划分为用户定义的层次结构级别,并分发给工程团队的定义成员,为他们提供一个单独的“沙箱”,用于开发和验证其分区。
Allegro Design ing团队设计选项提供团队分配和通知功能,以便将工程师分配到他们要创作的特定块。它提供每个团队成员块的当前状态的仪表板视图。该解决方案在加速设计创建过程的同时,为大型时间关键项目提供了更多的灵活性。

技能编程

工程师可以编写技能程序来定制Allegro Design ing和创建自定义命令。自定义程序可用于查询和修改原理图图纸中的设计数据。通过将这些程序放在一个公共区域,团队可以共享所有团队成员的努力。

PDF发布

Design Publisher选项将Allegro Design ing示意图转换为内容丰富的Adobe可移植文档格式(pdf)文件,从而创建设计的安全单文件表示形式。pdf文件提供了整个层次结构的导航以及对设计属性和约束的访问,使它们成为设计评审的理想选择。知识产权(IP)通过访问控制受到保护,这些访问控制允许您决定发布哪些设计数据以供审查。

附加公用设施

Allegro Design ing提供了其他工具,可以缩短设计创作时间:
•部件管理器跟踪部件使用情况,以确保部件始终与设计数据库同步
•自动目录(TOC)创建和管理加快了原理图文档的编制
•电源管脚信号分配自动手动重新分配大型管脚计数设备通常需要的电源和接地连接
•用户定义的鼠标笔划允许您直接从画布内执行单个或多个命令,而无需使用工具栏、菜单或控制台

•功能键通过将复杂或常用的命令映射到单个键来简化设计输入任务
 

特征 Allegro Design ing
平坦式/分层式原理图创建
页面导航、管理、层次结构查看器
变体编辑器
项目管理
交叉参照
归档文件
设计差异
属性工作表,差分对工作表
对网络类的支持
用户自定义
器件设计
器件管理
物料清单生成器
物理设计重用,分层块重用
导入块和图纸
在设计内部和设计之间复制项目或复制/粘贴
规则检查器
verilog和vhdl网络列表
AMS集成
为xilinx、actel、altera构建物理向导
自定义菜单,使用技能的自定义命令
用pcb编辑器进行交叉探测
电气约束集 高速选项
物理、间距约束 高速选项
相同网络间距 高速选项
高速模型分配 高速选项
sigxp拓扑编辑器 高速选项
Allegro查看器增强版 高速选项
组件修订管理器 高速选项
管理共享区域 团队设计选项
分配,通知团队 团队设计选项
项目中块的仪表板视图 团队设计选项
合并/拆分块 团队设计选项
锁定 团队设计选项
超时检查 团队设计选项
基于表格/电子表格的设计创建 多样式选项
设计原理图块重用 多样式选项
从现有设计导入verilog netlist 多样式选项
快速连接创建功能 多样式选项
使用文本格式导入连接 多样式选项
在线封装 多样式选项
关联组件 多样式选项
多样式设计的原理图生成 多样式选项
导入verilog 多样式选项
自定义报表 多样式选项
tcl对脚本和扩展的支持 多样式选项
布线感知的fpga引脚自动分配 fpga系统规划器选项
fpga子系统的自动符号、原理图生成 fpga系统规划器选项
用fpgas制作定制板asic原型 fpga asic原型选项
创建和发布智能PDF 设计发布者选项